• Architecture proposée par John von Neumann en 1945
• Pour le développement de l'ENIAC
• Ordinateur à programme enregistré
  • Données et instructions dans la même mémoire


• 5 éléments principaux
  • Unité de calcul
  • Mémoire
  • Unité de contrôle
  • Périphériques d'entrée
  • Périphériques de sortie

Unité Arithmétique et Logique (ALU)

• Opérations arithmétiques (entiers)
  • Addition / soustraction
  • Multiplication
  • Décalages
• Opérations logiques
  • ET / OU / XOR bit à bit
  • Complément à 1
  • Tests

Registres

• Petit nombre d'emplacements pouvant contenir un mot binaire
• Accès extrêmement rapide
• Taille des registres définit la taille des nombres manipulés (ex. 16 bits, 32 bits, 64 bits, etc.)
• Registre spécial : accumulateur (ACC) pour le résultat des opérations

• Contient les instructions et les données
• Deux registres
  • MAR (Memory Address Register)
  • MDR (Memory Data Register)

Registres de \(n\) bits → \(2^n\) mots de \(n\) bits adressables

• Lit et exécute les instructions du programme
• Deux registres
• Program counter (PC) : adresse de l'instruction suivante
• Current Instruction Register (CIR) : code de l'instruction courante

Cycle de fonctionnement de l'unité de contrôle (Fetch-decode-execute) :

• Copie de PC dans MAR
• Incrémentation de PC
• Copie de MDR dans CIR
• Décodage de l'instruction dans CIR
• Exécution de l'instruction
• Résultat de l'instruction se trouve dans ACC

Entrée

• Clavier
• Souris
• Réseau
• Caméra / Micro
• etc.

Sortie

• Écran (texte ou image)
• Réseau
• Sortie audio
• Imprimante
• etc.

Central Processing Unit (CPU)

• Unité de contrôle (CU)
• Unité arithmétique et logique (ALU)
• Unité virgule flottante (FPU)
• Interface mémoire
• Address Generation Unit (AGU)
• Memory Management Unit (MMU)
• Bus Entrée/Sortie (IOMMU)
• Registres
• Mémoire cache

Basé sur le modèle de von Neumann

• Connexions à grande vitesse des différents éléments du CPU
• En général, plusieurs fils (plusieurs bits en parallèle)
• Communication à l'aide de signaux électriques calés sur des signaux d'horloge

Circuit spécialisé pour les calculs d'adresses

• ex : adresses dans un tableau
• opérations arithmétiques
• addition
• soustraction
• modulo
• décalages
• Décharge le calcul principal du CPU (ALU)
• Pas d'interruption du calcul principal
• Plus rapide

Les programmes utilisent des adresses virtuelles pour accéder à la mémoire

• Abstraction simplifie le développement
• OS gère les mémoires physiques
• RAM
• Cache
• SWAP
• etc.

• Correspondance entre adresses virtuelles et adresses physiques
• À chaque accès mémoire, MMU convertit l'adresse virtuelle en adresse physique
• Plusieurs déréférencements pour chaque conversion
Translation Lookaside Buffer
• Tableau associatif très rapide
• Cache pour les entrées les plus demandées de la table des pages

• Entrées et sorties distinctes dans le modèle de von Neumann
• Aujourd'hui beaucoup de périphériques combinent les deux :
• Disque dur
• Écran tactile
• etc.
• Bus pour Entrée/Sortie
General Purpose Input/Output (GPIO)
• Connecteurs utilisables individuellement
• Simple et flexible
• Ex : Raspberry Pi
PCI Express
• Très grand débit

• Mémoire très rapide, dans le CPU
• Copie de segments de RAM dans le Cache pour accélérer les accès
• Plusieurs niveaux
• L1 : plus rapide et plus cher (quelques Ko)
• L2-L4 : un peu plus lent, mais plus grands (quelques Mo)
• L1 séparé en deux parties (split cache)
• Instructions
• Données

→ Architecture de type Harvard modifiée

hw.l1dcachesize: 32768
hw.l1icachesize: 32768

Model Name: iMac
Model Identifier: iMac18,3
Processor Name: Quad-Core Intel Core i7
Processor Speed: 4,2 GHz
Number of Processors: 1
Total Number of Cores: 4
L2 Cache (per Core): 256 KB
L3 Cache: 8 MB
Hyper-Threading Technology: Enabled
Memory: 32 GB